◆Mentor Graphics硬件加速仿真服务使用Veloce硬件加速仿真平台加速验证
◆Continental 采用Mentor硬件加速仿真服务实现一次性通过验证
4月20日，Mentor Graphics公司（纳斯达克代码：MENT）今日宣布，Mentor® 硬件加速仿真服务采用具有专业服务和 IP 的 Veloce®硬件加速仿真平台，借此加速仿真验证并降低与片上系统 (SoC) 设计相关的风险。对于选择日后购买或已拥有 Veloce 平台并需要额外短期容量的公司而言，Mentor 硬件加速仿真服务为其提供了能满足其迫切需求的 Veloce 硬件加速仿真平台。
国际汽车供应商 Continental 采用 Mentor 硬件加速仿真服务验证复杂的 SoC，最终如期一次性通过验证。“对于我们正在验证的这种规模和复杂性的设计，一次性通过验证是很卓越的成绩，”Continental 企业系统和技术微电子集成部门主管Theodor Maier 说道。“对我们来说，放弃 FPGA 原型这一决定是在项目阶段的后期才萌生的，那时离流片只剩三至五个月的时间。Mentor 硬件加速仿真服务帮助我们降低了这项巨大挑战的风险，让我们对产品如期流片充满信心。”
随着 SoC 变得越来越复杂，在全面的验证策略中对硬件加速仿真的需求不再是“有了便很好”，而是“非有不可”。Veloce 平台为验证工程师提供了在其设计上运行上百万个周期的速度以及一系列验证不同设计目标的应用。有些公司还未投资 Veloce 平台，但意识到为验证流程增加硬件加速仿真是一项竞争策略。也有些公司已经拥有 Veloce 平台但还需要额外的容量来满足验证过程中的峰值。通过将 Veloce 平台更多地应用到 Mentor 硬件加速仿真服务中，这些情况都可以得到满足。
Mentor 硬件加速仿真服务通过两种方式提供对 Veloce 仿真平台的访问：在客户现场限时安装或允许远程访问数据中心所在的仿真器。为保证客户实现目标，Mentor 硬件加速仿真服务还提供所需的验证专家和 IP，以加速设计的“调用”并构建仿真环境。访问、专家和 IP 的结合，显著减少了客户使用全套的 Veloce 应用（包括加速硬件调试、硬件/软件协同验证、低功耗验证等）所需的时间和精力。
“Veloce 硬件加速仿真平台采用精密的技术，可以处理各种硬件加速仿真使用场景，”Mentor Graphics公司咨询副总裁 Paul Hofstadler 说道。“Mentor 硬件加速仿真服务结合了项目生命周期内可靠的 IP 和资深的仿真专家，借此为任何需要在 Veloce 平台上完全实现硬件和软件验证的公司打开了一扇门。”
相关报道：
Mentor Graphics发布Veloce Apps：开启硬件仿真新纪元
（2016 年 2 月 25 日讯）Mentor Graphics公司（纳斯达克代码：MENT）今天宣布，推出用于 Veloce® 硬件仿真平台的新型应用程序，自此开辟了硬件仿真的新纪元。新型 Veloce Apps包括 Veloce Deterministic ICE、Veloce DFT 和 Veloce FastPath，可以解决复杂 SoC 和系统设计中的关键系统级验证难题。这些应用程序在升级的 Veloce OS3 操作系统上运行，而新的操作系统极大加快了设计编译周期、门级流程和结果重新检查（“可见性时间”）。相比以硬件为中心的策略，Veloce OS3 上的 Veloce Apps组合使用可以更快速地向更多工程师提供更丰富的功能。
每种新型 Veloce Apps均可解决一项特定验证问题：
-Veloce Deterministic ICE 在调试过程中加入了 100%可见性和可重复性，从而克服了电路内仿真 (ICE) 环境的不可预知性，并可使用其他“基于虚拟的”使用模型；
-Veloce DFT 可提升流片之前的可测试性设计 (DFT) 验证速度，从而最大程度地降低了灾难性故障的风险，并极大减少了 DFT 插入后验证设计的运行时间；
-Veloce FastPath在验证使用更快速的模型的多时钟域的SoC设计中优化硬件仿真性能。
这些新型 Veloce Apps已加入 Veloce Power、Veloce Enterprise Server 和其他应用程序中，扩充了可用于 Veloce 硬件仿真平台的软件创新阵容。Mentor 将继续扩充 Veloce Apps库，以引入新方式确保其设计能如期完成并满足其功能和性能规范。
Veloce OS 操作系统为 Veloce 平台增加了软件可编程性和资源管理，使其更容易添加可提高硬件仿真加速器投资回报（ROI）的全新使用模型。最新升级的 Veloce OS3 涵盖多项创新：
-集成全新的高性能计算平台，削减 50% 的编译时间。
-更快速的门级流程“即插即用”，能接受平面或层次化设计。此流程可减少编译所需的内存量，从而提高性能。新的流程可以更加轻松地加载和验证门级设计，提高硅保真的可信度。
-结合了从运行时间到调试周期的软件和硬件改进，实现了 200% 的更快可见性时间。
这些新型 Veloce 硬件仿真功能展示了当创新软件在功能强大、符合要求的硬件和可扩展操作系统上运行时，相比以硬件为中心的策略，更快地定位设计中存在的风险。硬件仿真已有四十年的发展历史，在开拓主流市场后，Veloce 硬件仿真平台已成为硬件、软件和系统验证流程中的强大资源。
“对于Veloce硬件仿真平台，通过基于应用的战略，Mentor将会继续展现其技术领导力，”Mentor Graphics硬件仿真部副总裁兼总经理 Eric Selosse 说道。“这些最新的创新提升了我们客户的整体验证产能。而专注于特定 SoC 和系统级挑战的软件应用程序，也推动着硬件仿真的发展。”
关于 Veloce 硬件仿真平台
Veloce 硬件加速仿真平台是 Mentor® Enterprise Verification Platform™ (EVP) 的核心技术。EVP 通过将高级验证技术融合在一个综合性平台中，提高了 ASIC 和 SoC 功能验证的生产率。
目前被认为是最通用、最强大的验证工具，项目团队将硬件仿真用于硬件调试、软硬件协同验证或集成、系统级样机制作、低功耗验证和功耗估计以及性能特征表征。
